This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

```
1/5/1
            (Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2001 Derwent Info Ltd. All rts. reserv.
010249284
             **Image available**
WPI Acc No: 1995-150539/199520
XRAM Acc No: C95-069667
XRPX Acc No: N95-118246
 NOR type stacked structure flush type EEPROM mfr. - by photolithographic
 etching to provide isolation of plug like contact where data line is
 connected
Patent Assignee: SEIKO EPSON CORP (SHIH )
Number of Countries: 001 Number of Patents: 001
Patent Family:
Patent No
              Kind
                     Date
                             Applicat No
                                             Kind
                                                    Date
                                                             Week
JP 7074326
                   19950317 JP 93217549
               A
                                             Α
                                                  19930901
Priority Applications (No Type Date): JP 93217549 A 19930901
Patent Details:
Patent No Kind Lan Pg
                         Main IPC
                                      Filing Notes
JP 7074326
             Α
                     7 H01L-027/115
Abstract (Basic): JP 7074326 A
        The process forms an upper gate insulating film (207) over a
    control gate (204). The circumference of this control gate is covered
    by a sidewall insulating film (208). Then a gate insulating film (202)
    is formed over a floating electrode (203).
        Source and drain diffusion layer (206,205) are provided adjacent to
    the control gate. Plug like contact (209) is inserted into the gap
    between adjacent gates, through etch back processing. Through the
    photolithographic process along with etching, isolation of the plug
    like contact where the data line is connected is carried out.
        ADVANTAGE - Avoids surplus alignment of active element domain and
    polysilicon wiring layer. Uses metal wiring to connect source line.
    Forms self alignment contact. Lowers resistance and realises
    miniaturisation. Reduces cost and cuts down number of processes
    involved. Stabilises operation.
        Dwg.2/4
Title Terms: NOR; TYPE; STACK; STRUCTURE; FLUSH; TYPE; EEPROM; MANUFACTURE;
  PHOTOLITHOGRAPHIC; ETCH; ISOLATE; PLUG; CONTACT; DATA; LINE; CONNECT
Derwent Class: L03; U13; U14; U21
International Patent Class (Main): H01L-027/115
International Patent Class (Additional): H01L-021/8247; H01L-029/788;
  H01L-029/792
File Segment: CPI; EPI
           (Item 1 from file: 347)
DIALOG(R) File 347: JAPIO
(c) 2001 JPO & JAPIO. All rts. reserv.
04781726
            **Image available**
SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF
PUB. NO.:
              07-074326
                          JP 7074326
             March 17, 1995 (19950317)
PUBLISHED:
INVENTOR(s): SASE YASUKI
APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)
              , JP (Japan)
              05-217549 [JP 93217549]
APPL. NO.:
FILED:
              September 01, 1993 (19930901)
INTL CLASS:
             [6] H01L-027/115; H01L-021/8247; H01L-029/788; H01L-029/792
JAPIO CLASS:
             42.2 (ELECTRONICS -- Solid State Components); 45.2
              (INFORMATION PROCESSING -- Memory Units)
JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,
             MOS)
```

ABSTRACT

PURPOSE: To provide a semiconductor device having a reduced cell area by a method wherein a plug-like contact is provided on a source and a drain, a source region is connected with the plug-like contact, and active element regions are isolated every two transistors located on a data line.

CONSTITUTION: Active element regions 100 isolated every two transistor forming regions are formed in a P-type well 200. A diffused drain layer and a diffused source layer, 205 and 206, are formed in the active element region 100, side wall insulating films 103 and 208 are formed on the side wall of a gate electrode, and tungsten plug-like contacts 104, 105, and 209 are provided between the side wall insulating films 103 and 208. A source line wiring is backed up by the plug-like contact 104 and laid, the plug-like contact 105 provided on a drain where a data line is laid is isolated by etching. The active element region is isolated, a joint margin is not required between a source region and a polysilicon wiring, and moreover a source line can be connected without a joint margin, so that a cell can be saved by 35% in necessary area.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-74326

(43)公開日 平成7年(1995)3月17日

(51) Int.CL°

过别記号

庁内盛理番号

FΙ

技術沒示箇所

H01L 27/115

21/8247 29/788

7210-4M

H01L 27/10

434

29/ 78

371

符査節求 未請求 節求項の数8 OL (全 7 頁) 母逸頁に続く

(21)出顧器号

(22) 出頭日

特度平5-217549

平成5年(1993)9月1日

(71)出願人 000002369

セイコーエプソン株式会社

京京都新宿区西新宿2丁目4卷1号

(72)発明者 佐頌 容規

長野県試防市大和3丁目3巻5号 セイコ

ーエプソン株式会社内

(74)代理人 弁理士 鈴木 喜三郎 (外1名)


(54)【発明の名称】 半切体装置及びその製造方法

(57)【要約】

【目的】NOR型スタック构造フラッシュEEPROM のメモリーセルのソース及びドレインのコンタクト投資 の工夫によりセルの微細化をはかる

【榕成】ソース・ドレイン部にプラグ状コンタクトを形 成し、ソースドレインともプラグ状コンタクトにより結 線して、データ線上の2個のトランジスタ毎に能効素子 領域を分離したことを特徴とする半導体装置及びその製 造方法。

【効果】ソース線の接続が拡散層配線から金鳳配線に変 更されたことより、データ線上のトランジスタが2個づ つ分離されるようになった為に、能助素子領域とポリシ リコン配線層の合わせ余裕が不用となる。自己整合的に コンタクトを形成できるために、コンタクトの合わせ余 裕の必要がない。ソース線が金属配線層で接続されるた めに做細化しても低抵抗が実現できる。コンタクト孔形 成時、側盤保設膜形成工程で兼用するために、工程が省 略できるためコストが低減できる。



[0002]

【特許節求の節囲】

【請求項1】NOR型スタック構造フラッシュEEPR OMに於て、(a) コントロールゲートとなる電極材の 上部にゲート上部絶縁膜を形成する工程と、 (b)コン トロールゲート上に前記絶縁膜を残したままコントロー ルゲートに加工する工程と、(c)フローティング及び コントロールゲートに対して第2の絶縁膜をデポジショ ンする工程と、(d)第2の絶縁膜をエッチバックによ り側壁絶縁膜としてフローティング及びコントロールゲ ートの側壁に対して形成する工程と、(e)側壁絶緑膜 10 に挟まれた領域をコンタクトホールとして電極材を形成 する工程と、(f)エッチバックにより電極材をプラグ 状コンタクトに形成する工程と、(g)データ線の埋め 込まれたプラグ状コンタクト部をフォトリソグラフィー 工程とエッチング工程により分離する工程と、(h)層 間絶縁膜を形成する工程と、(i)フォトリソグラフィ 一工程とエッチング工程により層間絶縁膜にヴィアホー ルを形成する工程と、(j) 金凤配線によりデータ線を 接続する工程、からなることを特徴とする半導体装置の 製造方法。

タクトが、金属のCVD法による形成とエッチバックを 組み合わせた方法によりプラグ状コンタクトとすること を特徴とする請求項1記載の半導体装置の製造方法。

パタンを形成することを特徴とする額求項1記数の半導 体装置の製造方法。

【箭求項4】 NOR型スタック構造フラッシュEEPR OMに於て、側壁絶縁膜で囲まれた領域にプラグ状コン タクトを形成され、かつソース領域はプラグ状コンタク トにより裏打ち配線されていることを特徴とする半導体 装置。

ラグ状コンタクトがポリシリコンプラグであることを特 徴とする請求項4記就の半取体装置。

【鐙求項6】 側壁絶縁膜で囲まれた領域に形成されたプ ラグ状コンタクトがタングステンやモリブデン等の高融 点金鳳プラグであることを特徴とする論求項4記域の半 心体装置。

【韵求項7】側壁絶縁膜で囲まれた領域に形成されたプ 40 ラグ状コンタクトがポリサイドプラグであることを特徴 とする箭求項4記0の半導体装置。

【韵求項8】能効素子領域がデータ線上の2個のトラン ジスタ毎に分離されていることを特徴とする請求項4記 成の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半草体装置の構造及びそ の製造方法に関し、特にNOR型スタック構造フラッシ ュEEPROMのセルの微細化に関する。

2

【従来の技術】NOR型スタック榕造フラッシュEEP ROMのセル构造は図3に示す平面図のような构造であ った。図3について詳細に説明すれば、1つのトランジ スタで構成されるセルがLOCOS素子分離膜300で 2個のセル毎に分離されている。 また、LOCOS上 にワード線となるコントロールゲート301と各セルに 対して配置されるフローティングゲート302は図3に 示すように配置され、データ線の金鳳配線305はドレ イン上のコンタクトホール304でそれぞれ接続されて いる。尚、図中303で示すのはゲート電極の側壁保護 絶線膜である。

【0003】以上から分かるように、効率的なセル配置 をする為にソース線は拡散層を用いて共通とし、データ 線はソース線に対して垂直方向のドレインを金属配線で 結ぶという配置を取っていた。これにより、ワード線の コントロールゲートのラインである配線とソースライン 配線とドレイン群のデータライン配線が効率的に配置さ れていた。

[0004]

20

【発明が解決しようとする課題】メモリー素子には、時 代とともにより大容量の記憶容量が要求されていくため に、さらなる微細化が要求される宿命にある。図3に示 すようによく知られている従来のセル栂造では効率的に 配線の配置がなされていたが、ソース線は拡散層を用い るために、十分小さな抵抗値とするために拡散層幅を大 きく取る必要があり、データ線は各々コンタクトホール を形成する必要があるために製造上の合わせ余裕を設け る必要がある。これは、より小さなサイズを要求される メモリーデバイスであるフラッシュEEPROMの微細 化に対して非常な困難として立ちはだかる問題となる。 【0005】NOR型スタック樽造フラッシュEEPR OMに於て、さらに築積度を上げるためには当然ながら ソース線・データ線・ワード線の面積を縮小する必要が ある。

【0006】データ線としてのポリシリコン配線はトラ ンジスタのゲート配線を競ねているためにその微細化に はMOSトランジスタのパンチスルーによって制限され る限界がある。従って拡散層の抵抗を下げることとコン タクト抵抗を下げることが微細化の大きな鍵となると言 える。

【0007】拡散層の抵抗を下げる手段としては、サリ サイド技術等を用いて拡散層の抵抗を下げる方法が考え られるが、サリサイド技術を用いた場合シリサイド化の 為のアニールが必要であったり、シリサイドからのスト レス等のために非常に薄いトンネルゲート絶縁膜を持つ EEPROMの形成工程としては素子の信頼性の観点か

【0008】ところで、従来型のセルではソース線は拡 50 散層を用いているために、微細化を進め拡散層が浅くな

ってくるとシート抵抗が急激に上昇していく。

【0009】例えば拡散 門深さを0.3μm程度以下にすると、拡散層のシート抵抗は80Ω・ロ以上となり、ソース拡散層の幅が1μm程度まで微細化されると、セル間の抵抗値が非常に高くなりトランジスターソース抵抗を介し電荷をソース線に流すことによりデータを読みとるNOR型スタック構造フラッシュ EEPROMに於ては高速動作に支障をきたすこととなる。

【0010】また図3から判るように、この構造ではゲートで極と拡散層のラインの位置関係として合わせ余裕 10 と側壁絶縁膜幅の余裕が必要となることが判る。このうち、合わせ余裕は亲子の助作と関係がないために縮小されること、若しくは無いことが望ましい。ちなみに、従来の標造で合わせ余裕はフォトリングラフィー工程・エッチング工程の現実的な実力として0.8μmルールのプロセス技術では約0.2~0.3μmは必要であると思われる。

【0011】また、ソース部のコンタクトホールについて考えれば、1μm幅の拡散層の中にコンタクトホールを形成しようとすると、ゲート

を形成しようとすると、ゲート

でを絶縁膜の幅が約0.1~0.2μm必要な上に、フォトリングラフィーの合わせ

会裕及びエッチング寸法ばらつきを吸収するための寸法

会裕が厳しくとっても0.2μmは必要なために1μmの拡散層幅から合わせ

会裕を差し引くと

最大0.4μmしか残らない。

【0012】ここでコンタクトの面積を減らす方法を考えてみると、コンタクト径を小さくする方法と合わせ余裕を小さくする方法の2通りが考えられるが、コンタクト径を小さくして行くとコンタクト抵抗が増大したり(現実的には0.8μmルールのプロセス技術では充分 30な低抵抗を実現するには0.6μmロの面積が必要であると思われる。)、コンタクトでの断線が発生したりするために限界がある。

【0013】また、ただ合わせ余裕を厳しくすることは 製造コストを著しく上昇させたり、歩留りの低下を生じ させることとなる。

【0014】従ってソース線の拡散層の幅は最低でも従来の0.8μmルールのプロセス技術では1.2μm以上必要になる。

【0015】また、ワード線のドレイン領域の面積を減 40 らす方法についてはコンタクト部分の面積で決まっているためにやはりコンタクト領域の面積を減らすのが一番の方法となる。

【0016】本発明は、NOR型スタック榕造フラッシュEEPROMのメモリーセルのソース及びドレインのコンタクト将造の工夫により領域面積を最少にし、セルの徴細化をはかるひを目的とする。

[0017]

【課題を解決するための手段】課題を解決するために、 れている形となっている。また、データ線が配線される 構造としてはNOR型スタック構造フラッシュEEPR 50 ドレイン部のプラグ状コンタクト105は各々エッチン

4

OMに於て、その製造方法として、(a)コントロール ゲートとなる電極材の上部に絶縁体膜を形成する工程 と、(b)コントロールゲート上に前記絶縁膜を残した ままコントロールゲートに加工する工程と、(c)フロ ーティング及びコントロールゲートに対してゲート上部 絶縁膜をデポジションする工程と、(d)エッチバック により側壁絶縁膜をフローティング及びコントロールゲ ートに対して形成する工程と、(e)側壁絶縁膜に挟ま れた領域をコンタクトホールとして匈極材を形成する工 程と、(f)エッチパックにより電極材をプラグ状コン タクトに形成する工程と、(g)データ線の埋め込まれ たプラグ状コンタクト部をフォトリソグラフィー工程と エッチング工程により分離する工程と、(h)層間絶縁 膜を形成する工程と、(i)フォトリソグラフィー工程 とエッチング工程により層間絶縁膜にヴィアホールを形 成する工程と、(う)金属配線によりデータ線を接続す る工程、からなる方法を用いて、その構造としてソース ・ドレイン部にプラグ状コンタクトを形成することによ りドレイン部の面積を低減し、ソース領域もプラグ状コ ンタクトにより結線することによりソースラインを小面 **積かつ低抵抗とし、データ線上の2個のトランジスタ毎** に能効素子領域を分離することで更なる微細化を図る。 [0018]

【実施例】以下本発明の実施例について詳細に説明す る。

【0019】図1に本発明による1実施例であるシリコン基板上に形成されたNOR型スタック構造フラッシュEEPROMメモリーセルの上から見た平面図を示し、図2には図1中A-Bで示す線分に沿った断面を示す。以下、図1・図2に従い本発明の半導体装置の構造について比較して説明する。

【0020】セルの平面橋造について説明すれば、3~5E16cm-3の不純物温度のP形ウエル200中に2個のトランジスタ形成領域毎に分離された能助素子領域100を形成し、その上に厚さ=8~10nmのトンネルゲート絶縁膜201を介してチャネル長=0.8 μ mで層間に20~30nmのゲート層間絶線膜202を挟んだフローティングゲート101・203及びコントロールゲート102・204がピッチ=1.6 μ mで形成してあり、ゲート電極脇の能助素子領域にはドレイン拡散層205、ソース拡散層206を形成してある。そしてゲート電極上部には厚さ=300nmのゲート上部絶縁膜207、またゲート電極側壁には幅=0.2 μ m側壁絶縁膜103・208がある。

【0021】 側壁絶縁膜間にはタングステンのデポジションとエッチバックを用いて形成されたプラグ状コンタクト104・105・209が形成されていてソースラインの配線はプラグ状コンタクト104で裏打ち配線されている形となっている。また、データ線が配線されるドレイン部のプラグ状コンタクト105は各々エッチン

グされることにより分離されている。

【0022】さらにプラグ状コンタクトの上を層間絶縁膜210で絶縁分離しヴィアホール106を介してデータ線となる上層のアルミ配線107・211が形成し、その上にパシベーション膜212を形成してある。

[0023] 本榜造によれば、ソース領域の幅が0.8 μ m (実質的には側壁絶縁膜により 0.4μ m) と狭くなってもソース線抵抗は金属配線層で結線されるために低く抑えられ、さらにデータ線上の2 個のトランジスタ毎に能助棄子領域が分離されているために、ソース拡散 10 層とワード線となるポリシリコン配線の合わせ余裕を取る必要もない。また、従来の技術のフォトリングラフィー工程を用いてソース線領域の結線を行なおうとするとフォトリングラフィー工程の合わせ余裕の 0.2μ m確保のためにポリシリコン配線間ピッチが 2μ m (コンタクト形成領域では 2.4μ m) 必要となるために本格造は従来构造に比べてセルの必要面積が35%的約できることが判る。

【0024】次に、図4(a)~(d)に先に示した本 実施例の主要工程毎の断面図を示し本発明の半導体装置 20 の製造方法について詳細に説明する。

【0025】図4(a)に示すような能効素子領域を形成するのは従来から良く知られている素子分離形成方法、例えばトレンチ分離・LOCOS分離等何を用いても良いが、今回はLOCOS業子分離膜402を用いて形成されたものである。尚、本実施例では厚さ=700nmに形成してある。また、セル領域のP形ウエル401はボロンをイオン注入法によりドーズ母=0。8~1。0E13cm⁻²だけシリコン基板400に注入した後に、1000~1100℃で10~15時間アニールすることで形成した。また、トンネルゲート絶縁膜403は熱酸化により8~10nmに形成し、しきい値調整のためのイオン注入もボロンをドーズ量=4E12cm⁻²・打ち込みエネルギー=80KeVの条件で行なわれている。図中404で示すのはそのチャネルドープ間である。

【0026】次に、図4(b)に示すように、はじめフローティングゲート405となるN形ポリシリコンを膜厚=0.1~0.2μmだけデポジション後フォトリソグラフィー工程・エッチング工程を介して2辺をエッチング後、酸化工程により20~30nmのゲート層間絶縁膜406を形成し、コントロールゲート407となる2層目のN型ポリシリコンを厚さ=0.1~0.2μmだけデポジションする。その上にゲート上部絶縁膜408を0.3μmデポジションした後に、フォトリソグラフィー工程・エッチング工程によりフローティングゲートと共にコントロールゲートの形成を行なう。この時セル外周部にダミーのゲート徴極パタン409を形成すると後の工程のプラグ状コンタクト形成に都合がよい。

6

【0027】その後、図4(c)に示すようにソース・ドレイン拡散層410を砒素・打ち込みエネルギー=60~100KeV・ドーズ量=6E15cm⁻²の条件でイオン注入により形成した後、酸化シリコン膜を0.5μmデポジションし、エッチバックする事で側壁絶縁膜411を形成する。その後、900℃で20分程アニールを行いソース・ドレイン拡散層の活性化を行なう。

【0028】そして、バリアメタルとしてTiN層を形成後、タングステンをCVD法によりデポジションし、エッチバック工程にてプラグ状コンタクト412を形成する。

【0029】さらに、フォトリソグラフィー工程・エッチング工程により、タングステン層は配線に必要なパタン形状に分離される。

【0030】最後に、図4(d)に示すように層間絶縁膜413形成後、ヴィアホールをフォトリソグラフィー工程・エッチング工程により形成し、その上にアルミニュウム層をスパッタ法により形成しフォトリソグラフィー工程・エッチング工程によりアルミニュウム配線414を形成し、窒化シリコン膜をCVD法でデポジションしパシベーション膜415とする。

【0031】この方法を用いればコンタクトホールは自己整合的にソース・ドレイン拡散層上に配置され、そのために形成される素子の面積は格段に微細化される。また、ソース拡散層はタングステン配線により裏打ちされているために抵抗が低く抑えられ、さらに従来方法で生じていたようなセルの両端で大きな抵抗が乗らないために回路の動作も安定している。

[0032]

30 【発明の効果】本発明により、つぎの4点の大きな効果が得られた。

【0033】 ①ソース線の接続が拡散層配線から金属配線に変更されたことより、データ線上のトランジスタが2個づつ分離されるようになった為に、能助素子領域とポリシリコン配線層の合わせ余裕が不用となったこと。

【0034】②ソース線が金属配線層で接続されるために微細化しても低抵抗が実現できる様になったこと。本 構造の場合、通常の拡散層を用いた場合の約1/5の抵 抗が得られるため、ソース領域幅を半分にしても抵抗値 は従来の拡散層よりも低いものが得られた。また、従来 の構造では金属配線の裂打ちを行うと各トランジスタ毎 にコンタクトを形成する必要があったために面積の増加 が生じたが、本構造では面積の増加が無い。

【〇〇35】また、更なる微細化が行なわれるようになると拡散層の抵抗がトランジスタの〇N抵抗を越えるようになってくることが予想されるが、そのとき金属配線のソース配線となっていればソース抵抗が原因の勁作速度の低下は拡散層配線に比べて非常に小さい。

[0036] **②**自己**空合的**にコンタクトを形成できるた 50 めに、コンタクトの合わせ余裕の必要がなくなったこ 7

と。

【0037】④また、本発明の半導体装置の製造方法に よれば、コンタクト孔形成時、側壁保護膜形成工程で兼 用するために、層間膜形成工程と、コンタクト孔のフォ トリングラフィー工程と、エッチング工程の3工程が省 略できるためコストの低減も可能である。

【0038】 ①・②・③の3点より、NOR型スタック 構造フラッシュEEPROMのセルが従来の方法による セルに比べて面積比で0.8μmルールの製造プロセス 技術を用いた場合に約35%もの微細化が可能となった 10 210 層間絶縁膜 上に動作も安定するようになった。

【0039】その上に更なる微細化に対してもソース抵 抗が原因となる速度の低下は無視できるようになり製造 コストの低減も可能となった。

【図面の簡単な説明】

【図1】本発明の1実施例のNOR型スタック構造フラ ッシュEEPROMメモリーセルの上から見た平面図。

【図2】本発明の1実施例のNOR型スタック構造フラ ッシュEEPROMメモリーセルの図1中A-Bで示す 線分に沿った断面図。

【図3】従来のNOR型スタック構造フラッシュEEP ROMのセルを示す平面図。

【図4】本発明の1実施例のNOR型スタック構造フラ ッシュEEPROMメモリーセル形成工程の主要工程毎 の断面図。


【符号の説明】

- 100 能動素子領域
- 101 フローティングゲート
- 102 コントロールゲート
- 103 側壁絶縁膜
- 104 プラグ状コンタクト
- 105 プラグ状コンタクト
- 106 ヴィアホール
- 107 アルミニュウム配線
- 200 P型ウエル


201 トンネルゲート絶縁膜

- 202 ゲート層間絶縁膜
- 203 フローティングゲート
- 204 コントロールゲート
- 205 ドレイン拡散層
- 206 ソース拡散層
- 207 ゲート上部絶縁膜
- 208 側壁絶縁膜
- 209 プラグ状コンタクト
- - 211 アルミニュウム配線
 - 212 パシベーション膜
 - 300 LOCOS素子分離膜
 - 301 コントロールゲート
 - 302 フローティングゲート
 - 303 側壁絶縁膜
 - 304 コンタクトホール
 - 305 金属配線
 - 400 シリコン基板
- 401 P型ウエル
 - 402 LOCOS素子分離膜
 - 403 トンネルゲート絶縁膜
 - 404 チャネルドープ層
 - 405 フローティングゲート
 - 406 ゲート層間絶縁膜
 - 407 コントロールゲート
 - 408 ゲート上部絶縁膜
 - 409 ダミーゲート電極パタン
 - 410 ソース・ドレイン拡散層
- 30 411 側壁絶縁膜
 - 412 プラグ状コンタクト
 - 4.13 層間絶縁膜
 - 414 アルミニュウム配線
 - 415 パシベーション膜


(図2)




[図1]



[図3]





フロントページの続き

(51)Int.Cl.⁶ HO1L 29/792

識別記号 庁内整理番号

FΙ

技術表示箇所